최근 인공지능(AI) 기술의 급속한 발전은 컴퓨팅 하드웨어의 구조적 혁신을 요구하고 있습니다. 특히 LLM 기반의 초대형 언어모델이 등장하면서, AI 가속기의 성능은 더 이상 연산 속도가 아닌 메모리 대역폭과 열 안정성에 의해 결정되는 시대가 되었습니다. 하지만 현재의 고대역폭 메모리(HBM) 기반 패키징은 TSV구조의 한계로 인해 데이터 병목과 방열 문제를 동시에 겪고 있습니다.

이에 본 연구는 기존 평면(2.5D) 패키징을 넘어, 칩을 수직으로 적층하고 냉각 유체가 직접 유동하는 새로운 구조의 수직 다이(Vertical-Die, V-die) 집적 패키징 기술을 제안합니다. V-die는 기판 위에 칩을 수직 본딩하여 기존 대비 획기적으로 많은 입출력(I/O)을 확보할 수 있으며, 동시에 칩과 냉매가 직접 접촉하는 구조를 통해 냉각 효율을 극대화합니다. 이러한 접근은 AI 가속기의 병목을 해소하고, 고속·고밀도·고효율 연산을 동시에 실현할 수 있는 새로운 패키징 패러다임을 제시합니다.

본 연구는 단순히 공정 기술의 개선에 머무르지 않고, AI 기반 공동 최적화와 새로운 칩 구조 설계 철학을 결합한 종합적 패키징 혁신을 목표로 합니다. 기존 TSV 기반 HBM 구조가 직면한 물리적 한계를 넘어, 수직 공간에서 냉각과 신호 전송이 동시에 이루어지는 V-die가 AI 하드웨어의 성능을 근본적으로 개선할 수 있을 것으로 기대합니다.  

궁극적으로 본 연구에서 개발되는 V-die 집적 패키징 기술은 차세대 AI 가속기뿐 아니라, 초고속 메모리-로직 통합 구조, 고성능 컴퓨팅(HPC), 고주파 통신 등 다양한 산업 분야로 확장될 수 있습니다. 이를 통해 대한민국이 차세대 반도체 패키징 원천 기술의 선도국으로 자리매김하는 데 기여하고자 합니다.

최근 인공지능(AI) 기술의 급속한 발전은 컴퓨팅 하드웨어의 구조적 혁신을 요구하고 있습니다. 특히 LLM 기반의 초대형 언어모델이 등장하면서, AI 가속기의 성능은 더 이상 연산 속도가 아닌 메모리 대역폭과 열 안정성에 의해 결정되는 시대가 되었습니다. 하지만 현재의 고대역폭 메모리(HBM) 기반 패키징은 TSV구조의 한계로 인해 데이터 병목과 방열 문제를 동시에 겪고 있습니다.   이에 본 연구는 기존 평면(2.5D) 패키징을 넘어, 칩을 수직으로 적층하고 냉각 유체가 직접 유동하는 새로운 구조의 수직 다이(Vertical-Die, V-die) 집적 패키징 기술을 제안합니다. V-die는 기판 위에 칩을 수직 본딩하여 기존 대비 획기적으로 많은 입출력(I/O)을 확보할 수 있으며, 동시에 칩과 냉매가 직접 접촉하는 구조를 통해 냉각 효율을 극대화합니다. 이러한 접근은 AI